


2024 Digital Intergrated Circuits HW5

**Using 32nm technology with VDD = 0.9V, L = 32nm, medium Vt CMOS process.
Rise time and fall time of input signals are 0.02ns (0V-0.9V) 32nm tech. path:
/RAID2/COURSE/dic/dicTA01/DIC 2024 Fall/bulk 32nm.l**

(1) A 6T SRAM is shown in Fig. 1. Design the transistor widths for the SRAM to ensure proper functionality during both read and write operations. (20%)
Generate the read and write operation curves for your SRAM cell, similar to those shown in Fig.2. (20%)



	W(nm)	L(nm)
N1	128	32
N2	64	32
P1	32	32
N3	128	32
N4	64	32
P2	32	32
MPbit	32	32
MPbit b	32	32


根據老師在課堂上的說明，MN1、MN2 和 MP1 的電晶體強度應分別設定為強、中、弱。因此，其尺寸調整如表中所示，以確保在寫入（write）操作時，能夠使 bit line 上的邏輯 0 有效影響 SRAM 中儲存的數值，而在讀取（read）操作時不會受到 bit 上邏輯 1 的干擾。更詳細的 transition diagram 可參考以下圖。

Read stability

Writability


- A must not flip
- Must overpower feedback inverter
- $N1 \gg N2$
- $N2 \gg P1$

READ



Phi 從 0 到 1，pre-charge 完成; word 從 0 到 1 後，A 的值傳到 bit，A_b 的值傳到 bit_b。



WRITE



給定想要的 bit & bit_b，當 word 達到 1，bit 以及 bit_b 寫入 A 以及 A_b。



(2) Determine the butterfly curve and the quiescent Static Noise Margin (SVMhold) of your SRAM cell in TT corners. (20%) Determine the butterfly curve and the read Static Noise Margin (SVMread) of your SRAM cell TT corners. (20%)

SVMhold




Static Noise Margin : 0.23V

SVMread



Static Noise Margin : 0.08V

(3) Design a 6T SRAM cell array under TT corner as shown in Fig. 3. Set the initial value of A=0 and A_b=1 in SRAM0. Set the initial value of A=1 and A_b=0 in SRAM1~SRAM64. Perform a proper read operation ($W0 \sim W63=0$, $\phi=0 \rightarrow \phi=1 \rightarrow W0=1$) for SRAM0. Generate the read operation curve and discuss the result to that of (1). What makes the difference? (20%)



上圖展示了根據題目要求操作後得到的時序波形。與第一題的波形相似，我們可以觀察到，SRAM0 的值 (bit = a0 = 0, bit_b = a0_b = 1) 能夠正確讀取。不過，與第一題不同的是，bit_b 的電位會隨著 1 時間逐漸下降。造成 bit_b 緩慢下降的主要原因如下圖所示：



從上圖可以觀察到，SRAM1 和 SRAM2 中 MN4 的電流波形相同，因此可以推測 SRAM1 至 SRAM63 中 MN4 的電流波形也一致。我們將 SRAM1 的 MN4 在某一時間點的電流值 (2.27 nA) 乘以 63 倍 ($2.27 \text{ nA} \times 63 = 143.01 \text{ nA}$)，並與 SRAM0 的 MN4 電流值 (140 nA) 進行比較，發現 63 個 SRAM1 的 MN4 總電流 (143.01 nA) 大於 SRAM0 的 MN4 電流 (140 nA)。這正是導致 bit_b 電壓逐漸下降的主要原因。